總體簡(jiǎn)介

圖例是2X3的配置

【資料圖】

主要特性

▲支持Master、Slave接口數(shù)量配置▲支持全連接、部分連接▲支持多threads、多issue效率匹配▲支持輸入BURST最大數(shù)量匹配▲支持Master、Slave接口寄存，優(yōu)化時(shí)序▲支持Region、User、Secure配置

一些參數(shù)描述

DATA_WIDTH：默認(rèn)值為32，AXI數(shù)據(jù)寬度。

ADDR_WIDTH：默認(rèn)值為32，AXI地址寬度。

S_ID_WIDTH:默認(rèn)值為8，Slave port ID 寬度M_ID_WIDTH:默認(rèn)值為8+clog2(8)，Master port ID寬度，多出的clog2(8)為響應(yīng)路由

Sxx_THREADS:默認(rèn)值為2， 允許同時(shí)出現(xiàn)的不同ID數(shù)量， 若是Master只能發(fā)出一種ID，這里設(shè)置為1，可以節(jié)省資源。

Sxx_ACCEPT:默認(rèn)值為16， 允許緩存的數(shù)據(jù)長(zhǎng)度，若是Master不能支持burst傳輸，這里的長(zhǎng)度設(shè)置為1，可以節(jié)省資源。

Mxx_ISSUE:默認(rèn)值為4，Masterxx 最大連續(xù)issue的請(qǐng)求個(gè)數(shù)，有可能連續(xù)issue多個(gè)AW/AR command。

Mxx_BASE_ADDR:默認(rèn)值為0，Masterxx入口起始地址。

Mxx_ADDR_WIDTH:默認(rèn)值為{M_REGIONS{32’d24}}, Masterxx地址寬度。它與Mxx_BASE_ADDR共同決定了Masterxx的地址空間。

Mxx_CONNECT_READ:默認(rèn)值為{Master_NUM{1’b1}}，其可以配置Master可以可以讀到某Slave。

Mxx_CONNECT_WRITE:默認(rèn)值為{Master_NUM{1’b1}}，其可以配置Master可以可以寫到某Slave。

Sxx_*_REG_TYPE:默認(rèn)值0，1：允許S接口使用簡(jiǎn)單BUF，2：運(yùn)行接口使用skid buffer，可以提升效率和時(shí)序。

Mxx_*_REG_TYPE:默認(rèn)值0，1：允許M接口使用簡(jiǎn)單BUF，2：運(yùn)行接口使用skid buffer，可以提升效率和時(shí)序。

感悟

axi crossbar需要結(jié)合自身SOC系統(tǒng)的heavy程度，選擇合適的配置，否則會(huì)對(duì)芯片的面積、時(shí)序帶來(lái)負(fù)面影響。相較于總線，上層架構(gòu)的設(shè)計(jì)對(duì)系統(tǒng)性能的影響是最大的，因此需要首要考慮。。

關(guān)鍵詞：